This page has been robot translated, sorry for typos if any. Original content here.

Le développement de la technologie de transmission de signal LVDS

Le volume de données transmises - gigabits, consommation - milliwatts

Introduction

Le standard de transmission de signal différentiel basse tension (LVDS) est aujourd'hui la meilleure solution pour les systèmes dotés d'interfaces haut débit et basse consommation. Lorsque vous utilisez LVDS, vous obtenez un taux de change élevé avec une faible consommation d'énergie. Les avantages supplémentaires incluent la compatibilité avec les alimentations basse tension, le transfert de signal fiable et à faible bruit. Pour ces raisons, cette norme est largement utilisée dans la fabrication, dans différents segments de marché où la rapidité et la faible consommation sont nécessaires. Les exemples typiques de l’application de cette norme sont les connexions de cartes et de câbles dans les commutateurs de commutation, les routeurs, les caméras industrielles, ainsi que dans les systèmes d’information multimédia et les systèmes de contrôle pour voitures. Même avec tous ces avantages, il existe certaines restrictions à l'utilisation d'appareils nécessitant la prise en charge de plusieurs émetteurs-récepteurs sur un même bus, l'alimentation provenant d'un bus à basse tension et les récepteurs avec une plage de signal étendue en mode commun. Cela a conduit à l'émergence de nouvelles normes LVDS, complétant la norme d'origine.

Norme de transmission du signal différentiel basse tension (LVDS)

En 1994, National Semiconductor a introduit pour la première fois la technologie de signalisation différentielle à basse tension (LVDS) comme interface standard. Les besoins en bande passante ont augmenté de manière exponentielle et les développeurs de systèmes ont cherché des moyens de réduire les pertes de puissance. Les normes normales, telles que RS-422 et RS-485, manquaient de vitesse, tandis que les circuits logiques à couplage d'émetteur (ECL) et les circuits logiques à commutation de courant (CML) présentaient un taux d'échange suffisant, mais consommaient trop d'énergie. La technologie LVDS a permis de résoudre ce problème sans aucun compromis. Il s’agit d’une technologie différentielle, c’est-à-dire qu’elle utilise deux lignes pour transmettre un signal (Fig. 1). De plus, lors de l’utilisation de LVDS, un signal est transmis depuis la boucle de courant et le niveau logique (haut ou bas) est déterminé par la direction du courant dans la boucle (dans le sens des aiguilles d’une montre ou dans le sens inverse). Environ 3,5 mA traversent une paire de fils et reviennent par l’autre. Une tension est créée sur la résistance de terminaison (environ ± 3,5 mA x 100 Ω = ± 350 mV). Le récepteur, un comparateur différentiel, détermine la polarité de la chute de tension, avec une valeur de tension positive correspondant à un niveau logique élevé, une valeur négative - une valeur basse. Le pilote fournit une tension de sortie différentielle de 350 mV avec un centre d'environ +1,25 V. Le seuil du récepteur est réglé sur 100 mV pour une plage d'entrée comprise entre 0 et +2,4 V. Cela permet au signal actif nominal de descendre ou d'atteindre 1 V mode commun en raison de la différence de potentiel de la terre. Le driver est conçu pour être utilisé avec une charge de 100 ohms, avec une résistance de terminaison de 100 ohms.

Schéma simplifié du pilote et du récepteur LVDS, reliés par une porteuse d'impédance différentielle de 100 Ohms
Figure 1. Schéma simplifié du pilote et du récepteur LVDS, connectés par une porteuse d'impédance différentielle de 100 Ohms

Le concept différentiel entraîne un gain élevé sous la forme d'une réjection de mode commun. En raison de sa résistance élevée au bruit, l'amplitude du signal peut être réduite à quelques centaines de millivolts. Une amplitude inférieure permet un échange de données plus rapide, car les montées et les baisses du signal sont bien contrôlées et maintenues dans les limites de 1 V / n Un courant de sortie relativement faible et relativement constant réduit les bruits de fond et les bruits de puissance. Étant donné que le courant dans la paire émettrice est une boucle de courant étroitement liée, les champs électriques parasites disparaissent souvent, ce qui réduit les interférences électromagnétiques. Le taux de change varie en fonction de chaque appareil, mais dans tous les cas, il se situe dans les limites de 1,5 Gbit / s à courant constant. La puissance est réduite de trois manières. Le courant de charge est limité à 3,5 mA, le pilote de mode de courant limite généralement la dissipation dynamique de la puissance et le courant de repos est réduit au minimum par le biais de processus CMOS au niveau submicronique. La transmission de signaux différentiels à basse tension (LVDS) est définie dans la norme ANSI / TIA / EIA-644-A-2001, qui constitue une mise à jour de la norme 1995 ANSI / TIA / EIA-644. Cette norme spécifie les niveaux de signaux électriques LVDS, c'est-à-dire les caractéristiques de la sortie du pilote et de l'entrée du récepteur. Cette norme doit être utilisée conjointement avec d'autres normes définissant l'interface complète, y compris le protocole, les connexions et les supports. Il s’agit de normes telles que la norme Camera Link ou l’interface FPD pour ordinateurs portables, définie par le SPWG (groupe de travail des consoles standard). Elle est également utilisée dans de nombreuses applications spéciales. En outre, il existe d'autres normes. Sur la fig. La figure 2 montre les amplitudes des signaux et la tension de polarisation (respectivement) de différentes normes LVDS.

Comparaison des oscillations et des déplacements de signaux différentiels
Figure 2. Comparaison des oscillations et des déplacements de signaux différentiels

À ce jour, plusieurs sociétés proposent des cristaux LVDS et des ensembles de cristaux dotés de nombreuses fonctionnalités. Outre les pilotes et récepteurs linéaires simples qui effectuent la conversion entre les niveaux LVDS et LVTTL, il existe des mémoires tampons LVDS - LVDS, des commutateurs de coordonnées, des distributeurs de signaux (diviseurs) et des dispositifs de distribution d'horloge.

Les ensembles de cristaux destinés à la conversion de la forme parallèle en série et inversement (SerDes) présentent un intérêt particulier, car ils augmentent la vitesse du LVDS, ce qui confère un avantage considérable au système dans son ensemble. La technologie LVDS offre la possibilité d’intégrer des E / S à des circuits supplémentaires tels que: un circuit PLL (circuit de contrôle automatique de fréquence de phase) pour la conversion de la forme parallèle à la forme série; avec une bascule de registre et même avec des circuits numériques, par exemple, avec un port de test d’un réseau automatique périphérique à canaux commutés (Boundary SCAN Test Access Port). Sur la fig. La figure 3 montre un exemple d'un ensemble similaire de cristaux SerDes. Un convertisseur parallèle à série SCAN92LV1025 collecte 10 signaux d'entrée lents provenant de circuits TTL et les convertit sous forme série sur un canal LVDS haut débit.

Convertisseur parallèle à série LVDS / Transducteur série à parallèle avec test JTAG ajouté
Figure 3. Cristal LVDS de parallèle à série / convertisseur de série à parallèle avec test JTAG ajouté

Les signaux d'horloge de l'émetteur sont incorporés dans le flux de données série en marquant les données avec les bits de départ (HIGH) et d'arrêt (LOW). L’interface LVDS étroite ne nécessite pas l’utilisation de plusieurs broches, connecteurs et câbles lourds et encombrants, ce qui réduit le coût du système. Le convertisseur série-parallèle SCAN92LV1226 reçoit le signal LVDS, extrait le signal de synchronisation du flux de données et crée un bus TTL de 10 bits. La capacité de ce cristal peut atteindre 800 Mbit / s d’informations utiles. De telles solutions techniques sont idéales pour les systèmes où il est nécessaire d’utiliser un câblage fin, par exemple les connexions de capteurs vidéo dans les châssis d’automobiles, les manipulateurs, les connexions avec des têtes de mesure dans des équipements de test automatique, etc. Il existe certaines limitations du LVDS, par exemple, un niveau de signal en mode commun de ± 1 V et une charge finale de 100 Ω. Cela a entraîné plusieurs variations de la norme LVDS 1 .


1) Par exemple:

  1. Norme ANSI / TIA / EIA-644 LVDS.
  2. Norme ANSI / TIA / EIA-644-A LVDS.
  3. Norme ANSI / TIA / EIA-899 M-LVDS.
  4. JEDEC GLVDS version 1.0.
  5. JEDEC SLVS (JESD8-13), octobre 2001.

Topologie de bus

LVDS est principalement utilisé dans des connexions spéciales haut débit point à point. Le pilote doit être aligné sur la ligne et les paramètres de connexion doivent être sélectionnés en fonction de la résistance d'entrée caractéristique du câble. De ce fait, une transmission de signal de haute qualité est obtenue et sa réflexion et son rayonnement sont minimisés. Pour expliquer la différence entre les options de mise en œuvre de la technologie LVDS, il est nécessaire de rappeler les configurations de base des pneumatiques, dont les différentes conceptions sont illustrées à la fig. 4. Le plus simple est un bus unidirectionnel à deux points, qui ne comporte qu'une résistance de terminaison à l'extrémité du câble et dont le pilote est toujours à l'extrémité opposée du câble. En raison de sa forte immunité au bruit, la configuration «point à point» prend en charge des taux d'échange de données élevés. Cette structure de bus facilite la création de réseaux gigabits. En même temps, pour le transfert de données bidirectionnel, il est nécessaire d’attribuer une ligne distincte (2 paires). Dans ce cas, un transfert temporaire de données dans deux directions peut se produire et la capacité du bus commun est doublée.

Différentes topologies de bus
Figure 4. Différentes topologies de bus

Une autre configuration courante est le système de distribution classique ou le bus multipoint. L'utilisation de cette configuration est particulièrement efficace si vous devez transférer les mêmes informations à plusieurs points à la fois. Comme dans le cas précédent, le driver est situé à une extrémité du bus et la résistance de terminaison à l'autre. Le long du bus se trouvent deux récepteurs ou plus avec de petits fils de connexion. La longueur électrique de ces fils doit être aussi courte que possible pour éviter la dégradation de la qualité du signal due aux effets de réflexion, d'interférences, etc. Le taux de change lors de l’utilisation de bus multipoints peut atteindre 400 à 600 Mbit / s, en fonction des câbles de connexion et de la charge. La configuration la plus flexible est un bus multipoint avec correspondance aux deux extrémités du fil de connexion. Le conducteur peut être n'importe où dans le bus. Le fonctionnement simultané de plusieurs pilotes est impossible. La transmission de données s'effectue donc en semi-duplex recto verso. La connexion de nœuds de réseau au bus peut être critique, il faut donc le faire avec soin. Pour les systèmes à deux résistances correspondantes, les systèmes multipoints, il faut des pilotes plus puissants pour créer des oscillations telles que LVDS, tandis que la charge varie de 30 à 50 Ohms.

Dérivés de LVDS

Le tableau montre les principaux paramètres de certaines variétés de LVDS.

Tableau 1. Tableau comparatif LVDS

Paramètre Niveaux Blvds M-LVDS GLVDS LVDM
Amplitude de sortie 250 - 450 mV 240 - 500 mV 480 - 650 mV 150 - 500 mV 247 - 454 mV
Tension de décalage 1,125 V 1,3 V 0,3 - 2,1 V 75 - 250 mV 1,125 V
Achèvement 100 W 27 - 50 W 50 W Interne à RX 50 W
Courant d'excitation 2,5 - 4,5 mA 9 - 17 mA 9 - 13 mA Réglementé 6 mA
Courant de court-circuit <24 mA <65 mA <43 mA - -10 mA
Rapids ± 100 mV ± 100 mV ± 50 mV ± 100 mV ± 100 mV
Tension d'entrée 0 à + 2.4V 0 à + 2.4V -1,4 à +3,8 V -0,5 à +1 V 0 à + 2.4V
Mode commun ± 1 V ± 1 V ± 2 V ± 0,5 V ± 1 V

Pneu LVDS

En 1997, National Semiconductor a introduit le bus LVDS pour le contrôle de cartes à forte charge avec une impédance d'entrée faible. Les cartes avec un grand nombre de cartes (jusqu'à 20 pièces) dans un petit espace ont généralement une résistance d'entrée de l'ordre de 50 à 60 Ohm. Lorsqu’il s’agit d’une mise en correspondance aux deux extrémités, par exemple de 54 Ohms, le pilote fait face à une charge de 27 Ohms. Pour obtenir les amplitudes LVDS, le courant de sortie du circuit d'attaque doit être triplé dans une plage allant de 10 à 12 mA. Une autre amélioration de cette technologie réside dans la coordination des impédances de sortie complètes du conducteur, ainsi que dans la technologie empêchant l'utilisation simultanée d'un canal. Si plusieurs pilotes tentent d'accéder au bus en même temps, le courant de sortie sera réduit afin de ne pas endommager les périphériques d'E / S.

M-LVDS

Une version plus récente de LVDS est la norme ANSI / TIA / EIA-899, connue sous le nom de M-LVDS (Multipoint-LVDS - Multipoint LVDS). Cette version prend en charge le bus multipoint avec double correspondance et peut utiliser jusqu'à 32 nœuds. M-LVDS étend également la plage de mode commun à ± 2 V. Le taux de transfert de données maximal est de 500 Mbps. En pratique, la vitesse est limitée à 300-400 Mbit / s en fonction de divers paramètres, tels que la longueur du fil de connexion et la qualité du signal requise. Le M-LVDS a un courant de sortie de 9 à 13 mA et adresse les connexions du câble et de la carte. Lors de l'utilisation de longs câbles, la probabilité d'une grande différence entre les potentiels de la terre augmente. Ainsi, la norme M-LVDS a doublé la plage du LVDS en mode commun à ± 2 V pour une plus grande stabilité. M-LVDS distingue également deux types de récepteurs (Figure 5). Le type 1, appelé «récepteur de données», a des seuils de ± 50 mV avec une hystérésis typique de 30 mV. Le type 2 ou “récepteur de contrôle” commute la sortie sur la position LOW lorsque la tension d'entrée tombe en dessous de 50 mV. La sortie passe en position HIGH lorsque la tension d'entrée est supérieure à 150 mV. L'avantage de décaler la zone de seuil de +50 mV est l'apparition d'une marge de bruit de 50 mV.

Récepteur M-LVDS type 1 et type 2
Figure 5. Récepteur M-LVDS de types 1 et 2

Dans ce cas, les sorties sont commutées sur la position LOW (mode sans problème). À propos, M-LVDS a été choisi par le PICMG (groupe PCI pour la production d’ordinateurs pour l’industrie) comme norme de transmission des signaux pour la distribution de signaux d’horloge dans des systèmes de transmission de données compatibles ATCA (ATCA est une architecture informatique moderne pour les télécommunications).

GLVDS

GLVDS (en corrélation avec le land LVDS) - le développement de l’une des plus grandes entreprises de télécommunications. La technologie GLDVS est similaire à LVDS, sauf que le décalage de tension de sortie du circuit d'attaque est plus proche du potentiel de la terre. En abaissant le décalage de tension, les entrées / sorties du système GLVDS peuvent être intégrées dans des circuits intégrés spécialisés et fonctionner à partir de sources basse tension de 0,5 V. Le système GLVDS est actuellement examiné par le comité de normalisation JEDEC en vue de son adoption en tant que norme. JEDEC a déjà publié une norme qui a beaucoup en commun avec GLVDS. Il s'agit d'une norme SLVS, qui signifie «transmission variable de signaux basse tension pour 400 mV» (JESD8-13). Cette interface est compatible avec le potentiel de masse et offre deux options pour les pilotes et les récepteurs. Les récepteurs peuvent être unidirectionnels ou différentiels, et les pilotes peuvent être utilisés pour des applications point à point et multipoints. Le taux de change varie de 1 à 3 Gbit / s, mais uniquement sur de courtes distances (moins de 30 cm). Par conséquent, l'utilisation de cette interface est limitée à la zone de connexions à grande vitesse d'un cristal à l'autre. Grâce à une amplitude de 400 mV et à une adaptation de la masse, la tension du bus d'alimentation n'est que de 0,8 V. Ainsi, cette interface est compatible avec les noyaux basse tension utilisés dans les cristaux ultra-minces de circuits intégrés spécialisés.

LVDM

Texas Instruments a développé une série de composants conçus pour des applications 100 Ohm à double adaptation. Le courant de sortie du pilote est le double de la norme pour LVDS, soit 6 mA nominalement. Ainsi, à une charge de 50 ohms, les niveaux LVDS sont atteints. Cette technologie peut être utilisée lorsque vous travaillez avec des pneus bidirectionnels point à point ou multi-points avec une charge réduite.

Conclusion

La norme LVDS offre au développeur l’occasion de ne pas sacrifier les caractéristiques nécessaires du système. Lors de l'utilisation de cette norme, les données sont transmises à haute vitesse, consomment peu d'énergie, le système résiste au bruit et génère peu d'interférences électromagnétiques. Les nouveaux types de LVDS complètent au mieux la norme d'origine et permettent son utilisation dans un nombre encore plus grand de systèmes d'application. Dans un proche avenir, les débits de données vont augmenter et la tension d'alimentation va baisser. Dans des conditions de consommation d'énergie inférieure, de réduction de l'électromagnétique et de la diaphonie, la tendance à la diminution des amplitudes, amorcée par la création du LVDS, devrait se poursuivre au cours des prochaines années.

Vous pouvez acheter des produits et commander des échantillons gratuits de National Semiconductor auprès de revendeurs officiels - KOMPEL et Rainbow Technologies.